MOTOROLA MVME172PA-644L

LANC中断

MC2芯片为普通LANC提供中断控制寄存器

lan的总线错误终止和另一个寄存器

操作。MC2芯片请求在编程的水平上中断

如果中断被启用，LANC中断控制寄存器

在82596CA INT*引脚或LANC总线上检测到正边

检测到错误条件。

53C710 SCSI控制器接口

MC2芯片提供了映射解码器和中断处理程序

NCR 53C710 SCSI I/O处理器。53C710的基址为

FFF47000美元。MC2芯片在编程的级别请求中断

在SCSI中断控制寄存器，如果中断是启用和低

在53C710的IRQ*引脚上检测电平。

SRAM存储器控制器

SRAM的基址和大小是可编程的。SRAM的

控制器设计用于100 ns设备的操作。的大小

SRAM是在DRAM/SRAM选项寄存器中初始化的

MVME172复位。SRAM在25mhz时的性能为5,3,3,3，用于读和

写周期。33 MHz的SRAM性能为6,4,4,4，用于读取周期和

写周期为6,3,3,3。

非ecc DRAM内存控制器

当DRAM为非ecc时，由MC2芯片ASIC决定

表演本节将介绍这种情况下的DRAM选项。

DRAM的基址和阵列大小是可编程的。DRAM是

如果大小为16MBytes且非，则配置为交错数组

如果大小为4或8mb，则为交错。

奇偶校验和奇偶异常动作也是可编程的。的

在初始化DRAM阵列大小和DRAM设备大小时

DRAM/SRAM选项寄存器。

工匠技术集团-质量仪器…保证| (888)88-SOURCE | www.artisantg.com

3-6计算机组文献中心网站

MC2芯片

3.

说明TEA是MC68060总线的错误事务信号。”

“TEA”表示DRAM发生总线错误周期

发现奇偶校验错误。

Z85230 SCC接口

MC2芯片为两者提供了映射解码器和中断处理程序

Zilog Z85230s。基本地址为$FFF45000和$FFF45800。的

MC2芯片请求在SCC中编程的电平中断

中断控制寄存器，如果中断被启用并且低电平是

在SCC INT*引脚上检测。Z85230提供中断向量

对于中断确认周期。在中断确认期间

周期中，来自第一个Z85230的中断比来自第二个Z85230的中断具有优先级

第二个Z85230。

MC2芯片支持多达4个Z85230器件。(有两个

MVME172上的z85230。参考板级硬件

MVME172安装和使用手册中的描述。)的

表3 - 1。DRAM性能

时钟预算运行条件

4,2,2,2非交错，可读，25mhz，在奇偶校验错误上没有TEA

4,1,1,1交错，读取，25mhz，在奇偶校验错误上没有TEA

5,3,3,3非交错，读取，25mhz，在奇偶校验错误上具有TEA

5,2,2,2交错，读取，25mhz，在奇偶校验错误上具有TEA

3,2,2,2写入，25mhz

5,3,3,3非交错，读，32 MHz，在奇偶校验错误上没有TEA

5,2,2,2交错，读取，32 MHz，在奇偶校验错误上没有TEA

6,4,4,4非交错，读取，32 MHz，在奇偶校验错误上具有TEA

6,3,3,3交错，读取，32 MHz，在奇偶校验错误上具有TEA

4,2,2,2写，32mhz以上翻译结果来自有道神经网络翻译（YNMT）· 通用场景

MOTOROLA MVME172PA-644L 文章出自长欣工控转载请附上链接